OBJETIVO GENERAL

Introducir el proceso de verificación funcional de circuitos digitales utilizando SystemVerilog.

OBJETIVOS ESPECÍFICOS

• Definir y ejecutar un plan de verificación a partir de la especificación de la arquitectura del diseño.
• Diseñar y desarrollar un ambiente de verificación.
• Aplicar herramientas de software para la verificación de un diseño.

DIRIGIDO A

• Profesionales o estudiantes avanzados de ingenierías afines al área de semiconductores con conocimientos previos en diseño lógico de sistemas digitales y lenguajes de descripción de hardware.
• Personas que hayan aprobado el curso ED-EIE-VLSI-3: Diseño lógico de circuitos digitales II.

Este curso es similar al curso Verificación Funcional de Circuitos Integrados Digitales, impartido por la Escuela de Ingeniería Eléctrica de la UCR, por lo que no se recomienda para estudiantes de la EIE de la UCR que ya hayan aprobado dicho curso.

REQUISITOS DE LOS PARTICIPANTES

• Haber aprobado el curso ED-EIE-VLSI-3 o tener conocimientos previos en diseño lógico de sistemas digitales y lenguajes de descripción de hardware.
• Debe contar con una computadora con acceso a internet.

DOCENTES

• Ing. Luis Li Chang, MSc
• Ing. Gerardo Castro Jiménez, MSc.

CONTENIDOS

• Introducción a UVM (10 horas)
  • Historia.
  • Separación del estímulo de prueba (secuencias).
  • Niveles de abstracción (capas).
  • Componentes de verificación reusables.
  • Configuración y personalización no intrusiva (fábrica).
  • Ejecución y proceso de sincronización (fases).
  • Chequeo de resultados independientes.
• Metodologías de verificación (10 horas)
  • Tipos de ambientes de verificación.
  • Verificación aleatoria con restricciones.
  • Verificación basada en la cobertura de condiciones.
  • Introducción a cobertura funcional en System Verilog.
  • Verificación basada en aserciones.
  • Introducción a aserciones en System Verilog.
• Planes de verificación (10 horas)
  • Especificación funcional.
  • Estrategia de verificación.
  • Ejecución del plan de verificación.
  • Criterio de Tape-out.

EVALUACIÓN

• Exámenes: 75%
• Examen 1 (Unidades 1–2): 25%
• Examen 2 (Unidades 3–4): 25%
• Examen 3 (Unidades 5–6): 25%
• Proyecto Final: 25%