OBJETIVO GENERAL

Profundizar los conocimientos de la persona estudiante en temas relacionados con el flujo de diseño de circuitos integrados que se utiliza en la actualidad para diseños digitales basados en transistores MOSFET.

OBJETIVOS ESPECÍFICOS

• Comprender los algoritmos principales que se utilizan en los pasos del flujo de diseño relacionados con diseño físico.
• Conocer las fuentes de consumo de potencia en el diseño de circuitos integrados y analizar métodos de ahorro de potencia.
• Comprender las consideraciones necesarias para el diseño y manejo de las redes de reloj en circuitos integrados.
• Introducir aplicaciones de técnicas avanzadas para solventar problemas de diseño de circuitos VLSI.

DIRIGIDO A

• Personas que hayan aprobado el curso ED-EIE-VLSI-7: Diseño físico de circuitos digitales I.

REQUISITOS DE LOS PARTICIPANTES

• Haber aprobado el curso ED-EIE-VLSI-7.
• Debe contar con una computadora con acceso a internet.

DOCENTES

• Ing. Erick Carvajal Barboza, PhD

CONTENIDOS

• Diseño Físico de Circuitos Integrados (25 horas)
  • Floorplanning.
  • Planeación de la distribución de potencia de los circuitos integrados.
  • Posicionamiento de las celdas estándar.
  • Algoritmos de posicionamiento.
  • Métricas de calidad de posicionamiento.
  • Factores que afectan los algoritmos de posicionamiento.
  • Síntesis del árbol de reloj.
  • Generación, distribución y optimización de la red de reloj.
  • Enrutamiento de celdas estándar.
  • Enrutamiento global.
  • Algoritmos y objetivos.
  • Enrutamiento detallado.
  • Algoritmos y objetivos.
  • Chequeos finales.
• Avances recientes en VLSI (5 horas)
  • Uso de técnicas de aprendizaje automático e inteligencia artificial para apoyar el diseño de circuitos integrados.

EVALUACIÓN

• Exámenes: 60%
• Examen 1 (Unidades 1.1–1.4): 30%
• Examen 2 (Unidades 1.5–1.6, 2): 30%
• Proyecto Final: 40%