OBJETIVO GENERAL

Familiarizar a la persona estudiante con el flujo de diseño de circuitos integrados que se utiliza en la actualidad para diseños digitales basados en transistores MOSFET.

OBJETIVOS ESPECÍFICOS

• Explicar en forma detallada el flujo de diseño de circuitos integrados.
• Comprender los objetivos primordiales de cada uno de los pasos en el flujo de diseño de circuitos integrados: sus entradas, salidas, función, importancia y optimizaciones que ejecuta.
• Comprender a profundidad el proceso de síntesis lógica de circuitos integrados.
• Elaborar y analizar análisis estáticos de temporización para determinar posibles violaciones a las especificaciones de diseño y determinar soluciones a dichas violaciones.

DIRIGIDO A

• Profesionales o estudiantes avanzados de ingenierías afines al área de semiconductores con conocimientos previos en electrónica digital.
• Personas que hayan aprobado el curso ED-EIE-VLSI-2: Electrónica básica de circuitos integrados digitales.

Este curso es similar al curso Microelectrónica: Sistemas en Silicio, impartido por la Escuela de Ingeniería Eléctrica de la UCR, por lo que no se recomienda para estudiantes de la EIE de la UCR que ya hayan aprobado dicho curso.

REQUISITOS DE LOS PARTICIPANTES

• Conocimientos previos en electrónica digital o haber aprobado el curso ED-EIE-VLSI-2.
• Debe contar con una computadora con acceso a internet.

DOCENTES

• Ing. Erick Carvajal Barboza, PhD

CONTENIDOS

• Proceso de diseño de circuitos integrados (6 horas)
  • Vistazo general al proceso de diseño de circuitos integrados actual.
  • Flujo de diseño.
  • Descripción de cada una de las etapas del flujo de diseño.
  • Entradas y salidas de cada etapa.
• Síntesis Lógica (12 horas)
  • Definición y objetivos.
  • Entradas y salidas.
  • Flujo básico de síntesis lógica.
  • Chequeo de sintaxis.
  • Librería de celdas estándar.
  • Variaciones de celdas.
  • Celdas de reloj.
  • Celdas físicas.
  • Archivos de la librería.
  • Modelos de temporización.
  • Elaboración y vinculación.
  • Definición de requerimientos.
  • Mapeo a tecnología.
  • Optimizaciones pre y post-mapeo.
  • Reportes de síntesis.
• Análisis estático de temporización (12 horas)
  • Conceptos básicos.
  • Requerimientos de temporización.
  • Ventajas, desventajas y limitaciones.
  • Trayectorias de temporización.
  • Grafo de temporización.
  • Tiempo de llegada, tiempo de llegada requerido, slack.
  • Consideraciones sobre el reloj.
  • Análisis en modos máx y min.
  • Reportes de temporización.

EVALUACIÓN

• Exámenes: 60%
• Examen 1 (Unidades 1–2): 30%
• Examen 2 (Unidad 3): 30%
• Proyecto Final: 40%