OBJETIVO GENERAL

Familiarizar a la persona estudiante con el diseño de circuitos integrados digitales basados en transistores MOSFET construidos en procesos de fabricación de muy alto grado de integración (VLSI).

OBJETIVOS ESPECÍFICOS

• Conocer el funcionamiento ideal de los transistores MOSFET para el diseño lógico y físico de compuertas lógicas CMOS básicas y compuestas.
• Conocer las características principales de los materiales semiconductores.
• Implementar diagramas de layout de compuertas lógicas para su simulación y caracterización mediante herramientas de software.
• Comprender el funcionamiento de tensión y corriente de los transistores MOSFET para identificar sus principales zonas de operación.
• Analizar el comportamiento en estado estacionario de compuertas lógicas para caracterizar su operación.
• Conocer las fuentes de consumo de potencia de los transistores MOSFET y los métodos de ahorro de potencia.
• Utilizar técnicas de estimación de retardos de redes lógicas como retardo de Elmore y esfuerzo lógico.
• Realizar análisis de temporización máxima y mínima de circuitos digitales para detectar posibles violaciones y proponer soluciones.

DIRIGIDO A

• Profesionales o estudiantes avanzados de ingenierías afines al área de semiconductores con conocimientos previos en sistemas digitales.
• Personas que hayan aprobado el curso ED-EIE-VLSI-1: Introducción a los sistemas digitales.

Este curso es similar al curso Dispositivos Semiconductores impartido por la Escuela de Ingeniería Eléctrica de la UCR, por lo que no se recomienda para estudiantes de la EIE que ya lo hayan aprobado.

REQUISITOS DE LOS PARTICIPANTES

• Conocimientos previos en sistemas digitales o haber aprobado el curso ED-EIE-VLSI-1.
• Contar con una computadora con acceso a internet.

DOCENTES

• Ing. Erick Carvajal Barboza, PhD

CONTENIDOS

• Propiedades de los materiales semiconductores (6 horas)
  • Material P y N.
  • Unión PN.
  • Introducción a los transistores PMOS y NMOS.
  • Modelado de MOSFET como switches ideales.
  • Modelado de MOSFET mediante el modelo IV de canal largo.
• Lógica CMOS (6 horas)
  • Introducción a la lógica CMOS.
  • Diagramas esquemáticos de compuertas CMOS.
  • Diseño de compuertas CMOS.
  • Diagramas de layout de compuertas CMOS.
• Operación en estado estacionario de compuertas CMOS (3 horas)
  • Respuesta en estado estacionario del inversor.
• Operación en estado transitorio de compuertas CMOS (8 horas)
  • Estimación de la potencia de compuertas CMOS.
  • Componentes del consumo de potencia y energía de circuitos integrados.
  • Técnicas de ahorro de potencia y energía.
  • Estimación del retardo de compuertas CMOS.
  • Modelos de retraso RC.
• Análisis de Elementos Secuenciales (7 horas)
  • Diseño de latches y Flip Flops.
  • Introducción a los análisis de temporización máximo y mínimo.

EVALUACIÓN

• Exámenes: 75%
• Examen 1 (Unidades 1–2): 25%
• Examen 2 (Unidades 3–4): 25%
• Examen 3 (Unidad 5): 25%
• Proyecto Final: 25%